Komentáře a diskuse vyjadřují názory autorů, nikoliv redakce, která za jejich obsah nenese zodpovědnost.
Codasip, výrobce čipů s architekturou RISC-V, v novém řešení Tessent Enhanced Trace Encoder využil řadu funkcí, které vývojáři znají ze Siemens EDA. Vývojáři tak efektivně sledovat a ladit problémy mezi čipem a softwarem a přesně porozumět chování návrhů v reálném čase.